(1) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭60-26991

1 Int. Cl. GGO9GO3

G 09 F

3/30

9/30

識別記号

庁内整理番号 6940-5C

6615—5C

43公開 昭和60年(1985)2月9日

発明の数 1 審査請求 未請求

(全 3 頁)

❷EL表示装置

顧 昭58-136191

②特②出

顧 昭58(1983)7月26日

@発明 者 関口忠

佐野市下羽田1246の2

⑪出 願 人 関口忠

佐野市下羽田1246の2

四代 理 人 弁理士 清水定信

明細

1. 発明の名称

EL表示装置

2 特許請求の範囲

画案回路を持つた単位セルをマトリクス状化配 設してなるEL表示装置に於いて、単位セルに上 記画案回路またはその一部を複数組並設したこと を特徴とするEL表示装置。

3. 発明の詳細な説明

本発明は複数の単位セルをX-Yマトリクス状 に並べたEL表示装置に関する。

EL表示装置の駆動方式としてX-Yマトリクス方式が広く実用されているが、その単位セルを 走査して図形表示するのに、線版及走査方式が採用されて、表示パネルの輝度を均一化する機にな つている。

そしてこの輝度を向上する単位セルとして、M OS型FETのICが広く用いられ、これの駆動 回路も僅か数チップのICやLSIを使用するの みとなり、この結果、単位セルおよびこれ表示パ

1

ネルの小形化、省電力化が図られる様になつている。

第1図はかかるEL表示装置の単位セルを具体 的に示すものである。

更に、上記各セル1は次の様な画素回路によつ て構成されている。

先す、2はMOS型FETで、このFETのゲートGはマトリクス電便X, に接続されている。 3はコンデンサであり、これの一端がFET2のソースSに接続され、さらに他端が接地されている。また、ドレンDはドレンパスとしての電極Y, に接続されている。

4は他のMOS型EETで、とれのゲートSは

FET2のソースSに接続され、ドレンDは接地 されている。また、とのFET4のソースSと電 概2、との間には、EL素子5が接続されている。 尚、他の単位セル1も回機の接続となつている。

かかるEL表示が做では、線順次走在方式によって走査が行われ、は低X」に例えば10Vの他匠が加えられると、FET2がオンになり、Y」~Y」、イングロになられた電圧により、(X」、Y」~Y」が加速である。大変では、これによって他のFET4をオン(または消光)ではる。次に、電極X」に印加されている質性が電極X」に移されると、FET2はオフになり、コンデンサ3に蓄わえられていた電荷が保持される。というで表が無はメモリされる。文字、との画案が集まって一つの文字、図形等を光表示するととなる。

しかしながら、かかる面条回路は単位セル1 どとに一組だけ設けられ、この回路中の一部例えば FET2,4 に支籐が生じると、その画為が白ノ

3

がMOS型FET、5AがEL素子であり、これらが前記の画条回路に対し、各部後 X_1 、 Y_1 、 Z_1 に互いに並列に接続されている。

かかる様成になる二組の画業回路を並設したE し表示装置では、電気的または機械的ショックを 受けるなどして、いずれかの組のMOS致FET 2または2A、コンデンサ3または3A、MOS 型FET4または4A、EL業子5または5Aが 破損した場合でも、破損がない組の画案回路を用 いて、所期の表示機能を果すため、画像の上記欠 陥などを有効が防止できる。

また、画衆回路をさらに多数組用意すれば、上 記画像の火焔の生じる確率を更に小さく抑えるこ とができる。

この場合に於いて、電気回路的には、上記画案回路の全く向一のものを並列接続することのほかに、特に破損の罹率の高い回路案子例えばMOS型FET2のみに、もり一個または複数個のMOS型FETを並列接続することができる。この様にすれば、経費節波の効果が得られる。

イズや黒ノイズとなつて、画面の一部が欠陥部を 生じ、ディスプレイとしての商品性を著るしく患 化するという問題があつた。

本発明けかかる従来の間頃点に新目して成されたものであり、単位セルごとに両案回路すたはその一部を複数組並設することによつて、これらの一部が故障に至つても、画面の欠陥を完全に防止する様にしたEし表示装置を提供するものである。

以下に、本発明の実施例を図画について具体的 に説明する。

第2回は本発明に於いて単位セル11を示し、 同一の画素回路を二組備之てなる。同図に於いて、 X、Y、Z、は上記したものと同一のマトリクス 電極であり、これには単位セル11の下記の如き 画案回路が設けられている。

同図に於いて、2、3、4、5はそれぞれ第1 図に示したものと結線が同一のMOS型FET、 コンデンサ、MOS型FETをよびEL素子であ る。また、ZAはもり一組の函素回路を構成する MOS型FET、3Aが同じくコンデンサ、4A

4

なか、上記画素回路は一個も複数個も経費上途 いが殆んどなく、従つてコストの上昇を招くこと なく、表示動作の左定性、信頼性を確保すること ができるものである。


以上詳細に説明した機に、本発明によれば、画 素回路を持つた単位セルをマトリクス状に並設し てなるE L 表示装置に於いて、単位セルに上記画 素回路またはその一部を複数組並設したことによ つて、単位セルの故障確率を小さくすることがで き、表示される画像の欠陥を有効に防止すること ができるものである。この結果、きれいな画像表 示が約束される。

4. 図面の簡単な説明


無1 図付従来のEL表示装置の画案回路図、第 2 図は本発明の一実施例を示す画案回路図である。

- 1.11…単位セル
- 2. 2 A ··· M O S 對 F E T
- 3 . 3 A ... コンデンサ
- 4. 4 A ... M O S 型 F E T
- 5.5A…EL X子

第 | 図



第 2 図



手 統 補 正 書

昭和58年9月30日

特許庁 長官 若杉和夫 殿



1. 事件の表示

昭和58 年 特 許 顾第136191 号

- 2. 発明の名称 EL表示装置
- 3. 補正をする者

事件との関係 特許出顧人

在^{***} 栃木県佐野市下羽田1246の2 ん^{***} ベス (名称) 関 ロ 忠

4. 代 理 人

集京都中央区銀座5丁目9番13号中村ビル電話(573)4258
氏名(6617)弁理士清水定信

- 5. 補正命令の日付 自発補正
- 6. 補正により増加する発明の数
- 7. 補正の対象

明細書の「発明の詳細な説明」の欄

8. 相正の内容 別紙の通り

- (1) 明細書第1頁第20行目に、「およびこれ」と ある記載を「およびこれを組み合せた」と訂正す る。
- (2) 同じく、第4頁第19行目に「ZA」とある記載を「2A」と訂正する。
- (3) 同じく、第5頁第18行目に「FET2」とあるを「FET2,4」と訂正する。
- (4) 向じく、第5頁第20行目の「・・・効果が得られる。」とある記載の次に、下記の事項を加入する。「また、必要に応じて、上記コンデンサるおよびEL案子5にそれぞれ各一のコンデンサおよびEL案子を並列することによつても同様の目的を達成できる。」